Diseño de un codificador y decodificador digital Reed-Solomon usando programación en VHDL

Autores/as

  • Cecilia Cecilia Sandoval Facultad de Ingeniería, Universidad de Carabobo

DOI:

https://doi.org/10.5377/nexo.v21i01.393

Palabras clave:

codificador Reed-Solomon, diseño de hardware, VHDL

Resumen

En este artículo se presenta un procedimiento práctico para el diseño de un codificador/decodificador Reed-Solomon a través de la descripción funcional usando lenguaje descriptor de hardware (VHDL) con la herramienta de programación Xilinx ISE 9.2i. Este trabajo propone un diseño que usa los beneficios que presenta la programación VHDL, su característica de modularidad, y la estrategia de seccionar el diseño en componentes menos complejos para facilitar el proceso. Además, se detalla la metodología del diseño del decodificador a través de procesamiento paralelo. Para la validación del comportamiento del codificador/decodificador, se realizaron simulaciones con el programa ModelSim XE 5.7c.

Palabras claves: codificador Reed-Solomon; diseño de hardware; VHDL

Descargas

Los datos de descargas todavía no están disponibles.
Resumen
1806
PDF 2543

Biografía del autor/a

Cecilia Cecilia Sandoval, Facultad de Ingeniería, Universidad de Carabobo

es Ingeniero Electricista y Magíster en Ingeniería Eléctrica en la Universidad de Carabobo,
Venezuela. Siendo su área de investigación procesamiento digital de datos con énfasis en aplicaciones de hardware reconfigurable. Docente-Investigador en la Universidad Nacional Experimental de las Fuerzas Armadas (UNEFA), Venezuela.

Descargas

Publicado

2011-06-02

Cómo citar

Cecilia Sandoval, C. (2011). Diseño de un codificador y decodificador digital Reed-Solomon usando programación en VHDL. Nexo Revista Científica, 21(01), 2–10. https://doi.org/10.5377/nexo.v21i01.393

Número

Sección

Artículo

Artículos similares

<< < 9 10 11 12 13 14 15 > >> 

También puede {advancedSearchLink} para este artículo.